../src/verilog/array